# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-026084

(43) Date of publication of application: 03.02.1988

(51)Int.CI.

H04N 5/66

H04N 9/12

(21)Application number : 61-221842

(71)Applicant: HITACHI LTD

(22)Date of filing:

22.09.1986

(72)Inventor: KABUTO NOBUAKI

ANDO KUNIO

KIMURA YUICHIRO

TAKASHIMIZU SATOSHI

(30)Priority

Priority number: 61 43967

Priority date: 03.03.1986


Priority country: JP

# (54) SEQUENTIAL SCANNING CIRCUIT FOR DOUBLE SPEED LINE

(57)Abstract:

PURPOSE: To drive the picture elements of two lines during one horizontal scanning cycle by dividing two different signal voltages sampled during a preceding horizontal scanning cycle twice and outputting during the one horizontal scanning cycle and driving the column signal electrode of an active matrix type liquid crystal panel.

CONSTITUTION: In the first horizontal scanning cycle of the first field, a shift matrix circuit 4 for inputting three primary color picture signals Red, Gre, Blu outputs signals Red, Rre, Rlu respectively to the respective signal lines of XR, XG, XB. In the first half of the subsequent second horizontal scanning cycle, the first line scanning electrode Ga-1 is selected and a signal R1



suitable for the picture element of the first line is applied to the column signal electrode Dr-k.

In the latter half of the second horizontal scanning cycle, the second line scanning electrode Ga-2 is selected and a signal B2 suitable for the picture element of the second line is applied to the column signal electrode Dr-k. Thereafter, a similar operation is repeated, when the number of the vertical picture elements is 480 picture elements, for instance, the three primary color picture signals are sampled during the 240th horizontal scanning cycle and all the picture elements are selected and driven once respectively until the 241th horizontal scanning cycle.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### ⑩ 日本国特許庁(JP)

① 特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭63-26084

@Jnt Cl.⁴

識別記号

厅内整理番号

每公開 昭和63年(1988)2月3日

H 04 N 5/66 9/12 102

B - 7245-5C 7060-5C

審査請求 未請求 発明の数 1 (全15頁)

②特 願 昭61-221842

❷出 願 昭61(1986)9月22日

79発 明 者 甲 展 明 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

•

所家電研究所內

ハタ电明スのだけ

<sup>⑰</sup>発明者 安藤 久仁夫

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

の発明者 木村 雄一郎

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

⑫発 明 者 高 清 水 聡

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所家電研究所内

心出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外1名

明 紐 長

1 発明の名称

倍速線廠次走查回路

- 2. 特許請求の範囲
- 3. 発明の詳細な説明

〔産業上の利用分野〕

- 本発明は、マトリクス配関したスイッチング素子と液晶等の表示要素から成る面素を有するアクティブマトリクス型表示装置用倍速等層次走立回 路に関する。

#### 〔従来の技術〕

#### 特開昭63-26084(3)

トレジスタ1の各段の出力は、水平走査周期毎に 切換わる互いに論理レベルが反転している個号Hi 及び日、と共にアント(AND)回路2に入力さ れ、2水平走査周期毎に1回順次選択する信号を 形成し、レベルシフタるでアナログスイッチWij  $(i - A, B, C, D, j - 1, 2, 5, \cdots)$ を慰動できる選圧レベルに変換している。アナロ クスイッチWi;はホールド容量 5 と共にサンブル ホールド回路を形成しており、それぞれのサンブ ルホールド回路は 2 水平走査周期に 1 回テレビ面 像信号 $X_R$  ,  $X_G$  ,  $X_B$  を 脂 次 サ ン ブリン グ し、ホ ールド容量 5 にそれぞれ彫動を担当する列信号電 極Drに見合う信号単圧がホールドされる。この ホールドされた信号電圧が高入力インピーダンス ・ポルテージフェロワるを通して選択アナログス  $A \rightarrow S : : (i = A, B, C, D, i = 1, 2,$ 3,・・・)に加えられ、ホールドされた信号電圧 を制御信号 H<sub>A</sub> 、H<sub>B</sub> 、H<sub>C</sub> 、H<sub>D</sub> により水平走査周 期の半分の周期毎に切換えてバッファアンプ1に 入力し、その出力で列信号電碼 Dr を 配 動 するも

4の駆動回路を取り上げて、第 2 図によりさらに、駆動信号について具体的に説明を加えることにする。 4+1 , 4+2 列目の列信号電極  $D_r-4+1$  ,  $D_r-4+2$  の 駆動 回 路については、以下の説明において、(  $R_{ed}$  ,  $G_{re}$  ,  $B_{1u}$  ,  $R_{red}$  ,  $G_{re}$  ,  $B_{1u}$  ,  $R_{red}$  ,  $G_{re}$  ,  $G_{$ 

-のである。尚、ボルテージフォロワ6の出力イン ピーダンス及びアナログスイッチ Si; のオン抵抗 が十分低い場合は、バッファアンブ 7 を省略して もさしつかえない。

次に、垂直を査用シフトレジスタ8には、水平ときを周波数の2倍の周波数のクロックの正を査明にある。重直同期信号を遅延させば、水平を査明にはる。 を直同期信号を遅延させばの水平を査明にはる。 の方を査量をGaにゲートが接続されても別りのようとがある。 の外信号電極 Drに与えるのはにはのいた信号にはないののはよりのはないのがははにはないのは、たりのはないのははないのは、ないには、ないに信号にはないのはないのはよい。

また、全ての液晶セルの片方の電源は共通化設 統され、液晶を交流駆動するために信号電圧のほ 低中点電位が与えられる。

これまでに述べてきた動作を、 4 ( - 3 / - 2 ; / - 1 , 2 , 5 , ··· ) 列目の列信号電優 Dr-

する画素が表示する色 R (赤) , G (線) , B (青) とその画業の異する行走査電優の番号を示す数字が配入されている。

第1フィールドの第1水平走査周期において、3原色画像信号 Red , Gre , Blu を入力とするシフトマトリクス回路 4 は、 XR , XG , XB の各信号 級にそれぞれ、 Red , Gre , Blu の信号を出力 A 及の この時、その有効 表示期間中に S / H ー A 及び B がそれぞれ Red , Blu をサンプリンク する C で あ 数 示 期間の終わり付近でサンプリンクすることになる。 日 様 である。

被く第2水平走査周期の削半において、第1行走査監優 Ga ー1 が 遊 択 されると同時に、 S / H ー A から 第1行目の 画案に見合う信号 Ri が列信号電優 Dr ー 4 に 加え られる。 第2水平走立周期の後半では、第2行走査監優 Ga ー 2 が 選 収 される

# 特開昭63-26084(5)

- 就 聞えた 回路を 用いてもよい。 この 場合 3 系 統 の シフトレジスタの クロックは それ ぞれ 位 相 が 120 度 製なる 3 相 クロック を 用いること に より、 第 4 図に示した 出力 波形が 得られる。

第5 図は、第1 図の制御路子 H1 , H2 , HA ,  $H_B$  ,  $H_C$  ,  $H_D$  に与える信号を形成するための回 路例である。 25 は 4 進カウンタ、 26 は 2 対 4 デ コーダである。 4 進カウンタ 25 に、 水 平 走 査周 期の半分の周期のクロック H/2(例えば垂直走 査用シフトレンスタのクロック by で代用しても 良い。 ) を与えると、上位ピット Qi には 水 平 走 査周期毎に反転する信号が得られ、同時にその反 転信号Q、が得られる。これらの信号は、丁度、 第1図のHi ,Hi で要求する信号に他ならない。 また、4 進カウンタ 25 の出力を 2 対 4 デコーダ 26 化加えて得られる信号 Oo , O1 , O2 , O1 , は水平走査周期の半分の時間毎に順次選択して行 く信号であり、第2図の動作波形を容等にすると、 それぞれ、第1 図の $H_C$  ,  $H_D$  ,  $H_A$  ,  $H_B$  端子に必 要な信号であることがわかる。尚、4進カウンタ

第1日の実施例においてバッファアンブ7は常に動作し続けるものとして説明したが第6日に示したような出力制御付バッファアンプを用いてもかまわない。尚、ボールテージフォロワ6の出力インピーダンス及びアナログスイッチSのオン抵抗が十分低ければ、出力制御付バッファアンブ12

25 のリセット幾子 R には、 垂 値 走 査 用 シフトレジスタとの 同期をとるために 垂 直 同期信号と 同期した信号 Rv を 加 える 必要がある。 第 1 図の倍速 順次走査回路を I C 化 する 場合、 第 5 図の制御回路を内蔵化することにより入力端子数を伝述できる効果がある。

本発明の他の一実施例を第 6 図に示し、その助. 作放形を第 7 図に示す。第 1 図と大きく異なる点. は、 1 列信号電極駆動回路当りのサンブルホール ド回路が 4 系統から 3 系統に減り、バッファアン ブ 7 に代わり、出力を高インピーダンス状態にで きる出力制御付バッファアンブ 12 を 用い、 ホールド容量 15 を列信号電極 Dr に接続した点である。 尚、列信号電極 Dr の リーク が少ない時、その浮遊を量をホールド容量 13 として 使用できる場合 もある。

第2図と第7図の動作波形例を比べるとわかるように、第7図のS/H-Aは、第2図のS/H-Aは、第2図のS/H -AとCの動作を兼務していることがわかる。このため、第6図の実施例ではS/H-Cに相当す

を省略しても、同様な動作が期待できる。

このように、第6 図の実施例によれば、サンブルホールド回路の数を第1 図の実施例に比べて、3 / 4 にすることができるので、倍速額な次走査回路規模を低減できる効果がある。

第9 図の動作波形例を見ると、第2 図や第7 図 と比べて、各サンプルホールド回路 S / H ー A , B , C で扱う 3 原色画像 高号がそれぞれ R<sub>ed</sub>, B<sub>1 u</sub> , H·及びHzと共に動理敬(AND)回路2に入力 され、2水平定査周期毎に1回順次選択する信号 を形成し、シフトレジスタもの各段出力と共に、 レベルシフォるに入力し、アナログスイッチwシュシ ( i m A , B , C 、 j = 1 , 2 , 3 , ··· ) を駅 動する。アナログスイッチWijはホールド容量を と共にサンプルホールド回路を形成しており、ア ナロクスイッチW<sub>Ai</sub> を含むサンブルホールド回路 は 1 水平走査周期に 1 回、アナログスイッチ Wai, Wc;を含むサンブルホールド回路は 2 水平走査周 期中に1回、テレビ画像信号R+,Rー等を順次 サンプリングし、ホールド容量5にそれぞれ駆動 を担当する列信号電極 Dric 見合う 信号電圧がホ ールドされる。このホールドされた信号電圧が高 入力インビーダンス・ポルテージフォコワるを通 して選択アナログスイッチ Sij (i - A , B , C, j - 1 , 2 , 3 , ··· ) に加えられ、ホールドさ れた信号電圧を適当な制御信号 H<sub>A</sub> ,H<sub>B</sub> ,H<sub>O</sub>によ り切換えて、出力制御付バッファアンプ 12 に入力 し、その出力で列信号電極 Dr を 慰 動 す る もので

電極の番号を示す添字を配入している。

第1フィールドの第1 水平走査周期において、 その有効要示期間中にS/H-A及びBがそれの れR+、R-をサンプリングする。この時 4 の 時が小さいサンプルホールド回路は有効表示期間 の始め付近でサンプリングし、 4 の番号が大きい サンプルホールド回路は有効表示期間の はでサンプリングすることになる。この になるサンプリング期間でも同様に はなるサンプリング期間でも

統 く第 1 水平走査周期の帰線期間において、第 1 行走査電極  $G_a - 1$  が選 択 されると同時に S / H - A から第 1 行目の画 素に見合う信号  $R_1$  ( R +) がパッファアンブ 12 を 通 し て 列信号 健 度  $D_r$  - A に加えられた後、パッファアンブ 12 の 出 力 が高 インピーダンス状態となり、列信号電機  $D_r$  - A が 次に 駆動されるまでその画 楽信号をホールドし、第 1 行目の液晶セルへその信号が 数を込まれる。

第2水平定蓋周期の有効表示期間において、統 み出し動作が終了したS/H - Aと、存機してい たS/H - Cが、それぞれR+,R-をサンプリ ある。尚、ポルテージフォロワ 6 の出 カインピー ダンス及びアナログスイッチ Si; のオン芸抗が十 分生い場合は、バッファアンプ 7 を省略してもさ しつかえない。

これまでに述べてきた動作を A(-3,-2; j-1,2,3, $\cdots$ )列目の列信号  $ED_r-4$ の 駆動回路を取り上げて、第 14 図の動作 波形図を用い、さらに具体的に説明する。 4+1,4+2列目の列信号電極  $D_r-4+1$ , $D_r-4+2$ の 駆動回路については、以下の説明で Rをそれぞれ G, Bに置き換えれば同様な動作となるため、説明は 省略する。

第14 図において、サンプリング期間"W"の後に続く()内には、各サンプルホールド回路にサンプリングされる 3 原色信号 R + (赤色正極性)、R - (赤色負極性)、G + (緑色正極性)、B - (背色重極性)の複類を示している。出力期間、R″の後に続く()内には、駆動する画案が長する行走査(赤)、G (繰)、B (青)とその画案が属する行走査

統く第2水平走査周期の帰線期間において第2行走査性例 Ga - 2が非選択となり、第3行走査 値磁が選択されると共に S / H - A から第3行目 の画素に見合う信号 Rs ( R + )が列信号電極 Dr-4 に読み出され、第3行目の液晶セルが影動される。

以下同様な動作をくり返し、寄数走査局期の有効表示期間中ではS/H-AとBが、偶数走査局

#### 特開昭63-26084(9)

第 21 図の動作波形例は第 17 図と同様に、 6 4 + 1 ( 4 - 0 , 1 , 2 , ・・・ ) 番目の列信号電極 Dr - 6 4 + 1 を 駆動する回路の動作例を示したものである。信号観 XR+ , XB- には R + , G + 等の 5 原色の正負極性信号が第 22 図に 示すように 水平走査周期能にシフトマトリクス 4 によって 配次 5 えられ、例えば 第 1 水平走査周期において S / H - A 及び B がそれぞれ R + , B - 原色信号を サンプリングし、第 2 水平走査周期の前半で S / H - A がホールドしている R + 信号を、後半で S

れ、第 25 図 に 示すように、各画素はフィールド毎に極性反転した信号で駆動されると共に、各ドレインパスも水平走査周期の半分毎に極性反転した信号で駆動できる。

#### 〔発明の効果〕

以上説明したように、本発明によればディを多れ、 1 水平走を開いることなり、 1 水平走を周期中に 2 行の画案を容易に避択駆動ができるのが約480 ある液晶パネルを駆動する時、 1 フィーの数晶の 1 を 1 を 2 フィールド ( 1 ファンス 1 の 2 を 2 フィールド ( 1 ファンス 1 の 2 を 3 を 3 の 1 の 2 を 4 の の 7 クティック ファス 2 を 3 を 5 を 6 できる。

#### 4. 図面の簡単な説明

第1 図は本発明によるアクティブマトリクス型テレビ画像表示装置用倍速線層次走査回路の第一の実施例を示す機成図、第2 図は第1 図に示した


ノH-BがホールドしているB-信号をドレインパスDr - 6 A + 1 に 出力 する。第 2 水平定査周期の削半では、ゲートパス Ga - 1 が、後 半 ではゲートパス Ga - 2 が 選択されるので、第 1 行目の画案にR + 、第 2 行目の画案B-信号を書き込むことになる。同時に、第 2 水平定査周期ではSノH-C及びDがそれぞれ G + ,R - 信号をサンブリングしている。


第 3 水平走 査 周期の 前半で S / H - C が ホールドしている G + 信号を後半で S / H - D が ホールドしている R - 信号をドレインパス Dr - 6 4 + 1に出力すると共に、前半ではゲートパス Ga - 3、後半ではゲートパス Ga - 4 が 選 択されるので、第 3 行目の画案は G +、第 4 行目の画案は R - 信号が書き込まれることになる。 同時に、第 3 水平走査周期では S / H - A 及び B がそれぞれ B + ,G - 信号をサンブリングする。


以下、同様な動作をくり返し、第1フィールドが走査される。第2フィールドも同様なサンブリング動作及び読み出し動作、画景書込動作が行わ


実施例の動作波形図、第3図は第1図に示した実 施例中のシフトレジスタの具体的構成例を示す回 路図、第 4 図は第 3 図に示した回路例の動作放形 図、第5図は第1図に示した実施例の制御端子に 加える信号を形成する制御回路例を示す樹成図、 第 6 図は本発明によるアクティブマトリクス型テ レビ画像表示装置用倍速線駆次走査回路の第二の 実施例を示す構成図、第7図は第6図に示した実 **施例の動作波形図、第8図は本発明によるアクテ** ィブマトリクス型テレビ画像表示装置用倍速線層 次走査回路の第三の実施例を示す構成図、第9図 は第 B 図に示した実施例の動作波形図、第 1 0 図 と第11 図はそれ ぞれ 第6 図と第8 図に示した実 施例の制御袋子に加える信号を形成する制御回覧 例を示す構成図、第12回は本発明によるアクテ ィブマトリクス型テレビ画像表示装置用倍速線順 次定査回路の第四の実施例を示す構成図、第13図 は本発明によるアクティブマトリクス型テレビ衝 像要示装質用倍速線脳次走変回路の郊五の実施列 を示す構成別、第14 図は第1章図の動作波形を示

# 特開昭63-26084(11)










## 特開昭63-26084 (13)



第22回


(4)									
	IH	2 H	зн	4H	54	5H	7,4	8 H	_7
Υ <sub>R</sub> ÷	<b>R</b> +	G+	8+	₹÷	6÷	Bτ	₽÷	G+	Ц
X6+	G÷	B+	<b>R</b> +	6+	B+	R+	6+	8+	$\perp \lambda$
X5+	8+	<b>₹</b> +	6+	5+	<b>*</b> +	6+	5+	R+	
Xx-	<b>R</b> -	6-	8-	₹-	6-	3-	<i>₹-</i>	6-	
X.6-	G-	0-	<i>R</i> -	! <i>G</i> -	8-	<i>R</i> -	6-	B-	
								R-	

#### (6) 男2プールド

	204	2644	2654	2664	267H	2 <i>62H</i>	269H	2704	_
Xz+	G+	B±	<b>R</b> +	G+	2+	P.+	G÷	8+	1
X6+	8+	. <del>R</del> +	G+	B÷	<del>/2+</del>	G+	B+	<i>γ</i> >+	1
Y.5+	R+	G+	B+	<i>R</i> +	G+	5+	R+	5+	
Xx -	G -	B-	R-	G-	8-	R-	G-	3-	
X6 -	8-	R-	G-	8-	<i>R</i> -	G-	<b>B</b> –	<b>₹</b> -	
X = -	R-	G -	8-	R-	G-	8-	R-	G -	,

ろけいい			<b>延23</b> 四				あ2スペトリンプレブ			
177							-+/	2632		
	<b>₹</b>	G-I	BI	RI	G T	8 +	R.T.	)		
أيمهر	BI	ァ±	G=	B ±	<b>₹</b>	G ±	87	264 4		
	G =	B ∓	R:	G.	B +	R∓	G +	)		
24	RI	G±	B _	<b>₹</b> ±	G I	B :	R=	2154		
í	B +	R =	G±	B =	<b>⊼</b> +_	<b>∓</b>	8 +	}		
344	G I	s±	R.T	G ±	8∓	<i>₹</i> _	÷ +	266H		
		1						1		

# 第 24 图



### 手 続 捕 正 沓 (万式)

м м 6 7к 12 л 1 2 а

特許庁長官 股 耶 作 の 妥 示

昭和 61 年 特許顯 第 221842

売別の名称

倍速線源次走登回路

稲正をする者

tife colling 特許出願人

老 # (519) 依玄公比 日 立 烈 作 所

代 理 人

16 \* ず100 東京都千代田区丸の内一丁35番1号 株式会社ログ対策が4年 第2 4章 ひょうけい (ACRA)

t. (6850) # # ± 小 川 助

9) (1) (1) (2) (3) (4) (4)

抽正の対象 図面の第28図

前正の内容

別紙の通り図面の第20図を補正する。(図中の文字を通切な大

きさで記入した。)

61.12.12

- 485 -

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.